ゲート誘電体層材料として High-k 材料を使用する理由

ゲート誘電体層材料として High-k 材料を使用する理由

ゲート絶縁層はどのように開発されたのでしょうか? 高度なプロセスではなぜゲート絶縁層として高誘電率材料が使用されるのでしょうか?

先進ノードのゲート絶縁膜には何が使われていますか?

テクノロジーノード	構造上の特徴	高kミディアム
		ナノMOS	pMOSの
45nm	平面	HfO₂/ZrO	HfO₂/ZrO
32nm	平面	二酸化フッ化水素	二酸化フッ化水素
22nm	FinFET/トライゲート	二酸化フッ化水素	二酸化フッ化水素
14nm	FinFET/トライゲート	二酸化フッ化水素	二酸化フッ化水素

上記の表に示すように、45nmノード以下ではHKMG（High-kメタルゲート）プロセスが使用され、ゲート絶縁層としてhigh-k材料が使用されます。45nm以上のノードでは、ゲート絶縁層として主にシリコン酸化物が使用されます。

ゲート誘電体層とは何ですか?

上の図に示すように、図の上部の灰色の領域はゲートを表し、ゲートに電圧を印加してソースとドレイン間の電流チャネルの形成を制御します。ゲートの下の明るい黄色の層はゲート誘電体層を表し、ゲートと単結晶基板を直流伝導から分離します。

ゲートリーク電流とは何ですか?

プロセスノードが縮小するにつれて、チップサイズは小さくなり、ゲート酸化物層は薄くなり続けます。ゲート誘電体層が非常に薄い場合（2nm未満）、または高電圧の場合、電子はトンネル効果によって誘電体層を通過し、ゲートと基板の間にリーク電流が発生します。

漏れ電流による問題ですか?

チップの消費電力が増加し、発熱が増加し、スイッチング速度が低下します。たとえば、ロジック回路では、リーク電流によりゲートレベルのロジック回路のレベルドリフトが発生する可能性があります。

High-k 材料を使用する理由は何ですか?

高誘電率材料は、従来の SiO₂ よりも誘電率 (k 値) が高くなります。高誘電率媒体の種類は次のとおりです。

高誘電率材料	誘電率
ハフニウムHfO2酸化物	25
酸化チタン TiO2	30-80
ジルコニア ZrO2	25
五酸化タンタル Ta2O5	25-50
チタン酸バリウムストロンチウム BST	100-800
チタン酸ストロンチウム STO	230+
チタン酸鉛 PZT	400-1500

静電容量の式: C=ϵ⋅A\d

ε\d は誘電率、AA はコンデンサの面積、dd は誘電体層の厚さです。

式に示されているように、特定の C での ε が大きいほど、A/d 比は小さくなります。高 k 誘電体でも、静電容量を維持しながら誘電体層の厚さを増やすことができます。高 k 材料の物理的な厚さは、シリコン酸化物の 3 ～ 6 倍以上です。これは、電子トンネル電流が絶縁層の厚さに指数関数的に関連しているためです。これにより、ゲート誘電体層の量子トンネル効果が大幅に減少し、ゲートリーク電流が効果的に改善されます。