チップDFT設計とは何ですか?

テスト容易性のための設計 (DFT)Design for Testingの略で、チップ設計における重要なテクノロジーです。これは、金属ワイヤの短絡、回路の破損、または異常なドーピング濃度などの避けられない製造欠陥により、チップの製造プロセス中に関連するテスト ロジックを設計段階に挿入することを指します。これらの欠陥は、回路ロジックの故障やチップ システムの故障につながる可能性があるため、関連するテスト ロジックが設計段階に挿入されて、製造プロセス中または製造プロセス後にテストし、欠陥のあるチップを選別し、市場や顧客への参入を回避します。集積回路の複雑性と論理ゲートの数が大幅に増加するにつれて、製造プロセスで各チップが適切に動作することをどのように保証するかが重要なテーマとなっており、DFT はこの状況において重要な役割を果たしています。

テストの必要性

チップのテストは、既知の励起信号をチップの入力に加え、出力の応答を観察することによって、チップに障害があるかどうかを判断します。。テストは主に製造テストと機能テストに分けられます。製造テストは、チップが工場から出荷される前に、プロセス欠陥によるスクラップウエハを選別するために実施されます。これには、ウエハテストやパッケージングテストが含まれます。機能テストでは、実際のアプリケーションにおけるチップの正確性を確認し、ユースケースを検証することでチップ設計が 100% 正しいことを検証します。-

しかし、ナノテクノロジーの出現により、チップの製造プロセスはますます複雑になり、トランジスタの密度も増加するため、短絡や回路破壊の確率が増加し、チップが故障する可能性が大幅に高まります。テストのコストは製造コストの 50% 以上に達する場合があります。

製造プロセス中には、相互接続のブリッジングや断線、CMOS トランジスタのゲート酸素短絡、マスク リソグラフィー エラー、シリコン ウェーハの欠陥など、さまざまな物理的欠陥が発生する可能性があり、電気的故障や最終的にはチップの故障につながる可能性があります。医療機器、自動車エレクトロニクス、航空宇宙などの重要なアプリケーションでは、チップの故障が重大な結果をもたらす可能性があるため、テストは極端な条件下で実行されます。

テストのコストは 10 倍の原則に従い、チップ レベル、ボード レベル、システム レベルの順に増加するため、欠陥の早期検出により損失を大幅に削減できます。 DFT は、設計段階にテスト機能を追加することでチップ製造プロセスを最適化し、テストを実行可能かつコスト効率よく行い、品質管理と製造能力のモニタリングを可能にします。-

DFT の基本原理と概念

DFT の核心は、チップの制御性と可観測性を強化することです。制御性とは、外部入力信号を通じてテストする必要がある内部ロジック ノードにテスト励起を適用して、任意の値に割り当てる機能を指します。可観測性とは、外部出力ポートを通じて内部ノードの応答値を監視できる機能を指し、観察と比較が容易になります。これら 2 つの機能により、テスト プロセスでチップの実際の機能を気にせずにチップの内部ロジックを完全にカバーできるようになり、テストの複雑さが軽減され、設計手法の汎用性が向上します。

欠陥は、欠陥の電気的な兆候であるチップ製造時の故障につながる可能性があり、一般的な故障モデルには、固定故障 (電源またはグランドへのピン ポートの短絡など)、トリップ故障およびパス遅延故障 (ゲート ポートの立ち上がりおよび立ち下がりが遅いなど)、および静止電流タイプの故障 (高い静止電流漏れを引き起こす) が含まれます。障害が逆方向に伝播して観察され、チップが期待どおりに動作しない場合、それは障害と呼ばれます。すべての障害が障害を引き起こすわけではなく、機能に影響を与える障害のみが問題を引き起こします。

主なDFT技術と手法

スキャン テストは、通常のレジスタをスキャン レジスタに置き換え、それらをスキャン チェーンに連結することによる DFT の一般的な方法です。テストモードでは、ムーブイン操作を実行してスキャン チェーンを通じてテスト データを内部レジスタに移動し、低周波数クロックを使用して精度を確保します。-次に、キャプチャ操作が実行され、機能クロック周波数でデータがキャプチャされます。低速クロック (10~50MHz) は固定故障に使用され、システム機能クロック周波数 (10MHz~GHz) はトリップまたは遅延故障に使用されます。最後に、キャプチャされたデータは、移動操作によって分析のために移動されます。{9}}

組み込みの-自己テスト-（BIST）特定のテスト ロジックを挿入し、内部でテスト ベクトルを生成して結果を比較し、外部テスト機器を必要とせずに短絡や回路破損などの物理的欠陥を検出することで、SRAM や DRAM などのメモリ ユニットをターゲットにします。

バウンダリスキャンチップ ピンの接続を検証するために使用され、IO ポートの入力と出力ごとにスキャン テスト ユニットを挿入してチェーンすることで、IO テストとボードレベルのテストが可能になります。{0}

自動テスト ベクトル生成 (ATPG)ソフトウェアを通じてテストベクトルを自動的に生成し、実際の出力と期待される出力を比較することでチップの品質を判断するための生産テストに適用されます。

これらのテクノロジーを組み合わせることで、タイミング回路テストの問題を解決し、テストが難しいタイミング回路をテストが簡単な組み合わせ回路に変換します。{0}{1}{2}{3}テスト プロセスには、テスト対象の回路にテスト ベクトルを適用し、出力応答を予想される応答と比較することが含まれます。

0010-20132 6」トランスファーブレードアセンブリ

DFT の応用:

DFT テクノロジは、プロセッサ、メモリ、特殊チップなど、さまざまな種類のチップで広く使用されています。たとえば、Zhongke Benyuan のリアルタイム制御シリーズ DSP チップは、スキャン チェーン、BIST、境界スキャンを完全な DFT アーキテクチャと統合し、産業用制御、自動車エレクトロニクス、航空宇宙などのリスクの高い分野で高い信頼性と安定性を確保しています。- DFT 設計により、テスト効率が向上し、製造テストのコストと時間が削減され、高温、高湿度、強い電磁干渉などの過酷な環境における干渉に対するチップの耐性が強化されます。また、チップの完全なライフサイクル管理もサポートし、設計、製造から現場アプリケーションまで一貫したパフォーマンスを保証します。

テスト容易性設計は、チップの製造と検証において重要な役割を果たします。合理的な設計により、DFT はテストの効率と精度を大幅に向上させ、各チップが安定して確実に動作できるようにします。チップ技術の継続的な発展に伴い、テスト技術も進歩し、DFT はチップ業界の着実な発展をエスコートしていきます。