FinFET プロセス フロー - ダム ゲートの形成

0010-20132 6」トランスファーブレードアセンブリ

フィン（Fin）の形成とその重要性

フィンは FinFET デバイスの 3 次元構造の重要なコンポーネントであり、魚のヒレの形状に似ているため、この名前が付けられました。フィンの高さは FinFET のゲート幅を直接決定し、電流の流れを制御するために重要です。 22nm 以下のテクノロジー ノードでは、フィン サイズが非常に小さいため、通常、SADP (Self-Aligned Double Patterning) や SAQP (Self-Aligned Quadruple Patterning) などのパターニング技術によって実現されます。

ILD層堆積による前処理

0010-20129 6" バッファブレードアセンブリ

ILD層の堆積

続いて、ILD (層間誘電体) の層が洗浄されたウェーハ上に堆積されます。これは通常 SiO2 コートです。 ILD の主な役割は、フィン間にガルバニック絶縁を提供することと、後続の CMP (化学機械研磨) プロセスでの充填材として使用することです。適切な ILD 材料を選択することは、良好な電気特性と平坦性を確保するために重要です。

ILD CMP

続いて、化学機械研磨の終点検出材料として窒化シリコン (SiN) を使用する ILD CMP が行われます。 CMP の目的は、ILD 層の表面を非常に平坦にし、その後のパターニングとエッチング操作を容易にすることです。下の重要な構造の過度の浸食を避けるために、CMP プロセス中に研磨量を正確に制御する必要があります。

SiN と P を除去します。広告Oキシド層

CMP が完了したら、フィンを覆っている窒化シリコンのハードマスクとパッド酸化層を除去する必要があります。このステップは通常、ウェット エッチングによって行われ、これらの一時的な保護層を除去するだけでなく、次のドーピングに備えてフィン上部のシリコン表面も露出させます。

犠牲酸化物層の成長とウェルゾーンのドーピング

0010-20133 8「トランスファーブレードAssy」

犠牲酸化物の成長

その直後、犠牲酸化物の薄い層がフィンの表面に成長します。この層は、その後のウェルドーピング中にフィンを直接の損傷から保護するために使用されます。さらに、犠牲酸化物は、ドーピング領域の境界を画定し、ドーピング精度を向上させるのに役立ちます。

井戸エリアでのドーピング

ウェルゾーンを適用してマスクを注入し、イオン注入を実行してチャネルと基板の間に分離トラップを形成します。このステップでは、PMOS デバイスと NMOS デバイスにそれぞれ適切なバックグラウンド ドーピングを提供する p 型または n 型ウェル領域を作成します。その後、犠牲酸化層が除去され、残留物が後続のプロセスに影響を与えないようにウェーハが洗浄されます。

ダムゲート構造の形成

マットゲート酸化物層の堆積

一時的なゲート構造を構築するために、ダムゲート酸化物層がウェーハ上に堆積されます。この酸化物層は、その後のポリシリコンの堆積と平坦化の基礎として機能します。

ポリシリコンの堆積とCMP

次に、ポリシリコンの層がウェーハの表面全体に堆積され、CMP によって平坦化されます。多結晶シリコン層は、最終的な高誘電率金属ゲートがそれを置き換えるまで、一時的なゲート材料として機能します。 CMP プロセス中、ポリシリコン層の厚さは均一になり、後続のパターニング ステップをサポートします。

ハードマスクの成膜

次に、後続のゲート パターニングをガイドするために、ハード マスク (HM) がポリシリコン層の上に堆積されます。テクノロジー ノードに応じて、ゲート間隔が 80 nm より大きい場合、単一の 193 nm 液浸リソグラフィーを使用してラインスペース パターンを形成できます。ゲート ピッチを小さくするには、SADP または SAQP などの乗算技術が必要です。ハードマスクと堆積条件の選択は、その後のパターニングの精度にとって重要です。

ゲートパターニング

ゲートマスクを適用して、フォトレジスト内に空のラインのパターンを作成します。ハードマスクのエッチング、フォトレジストの剥離、洗浄を行った後、切断マスクを適用し、ハードマスクのラインパターンをエッチングにより切断します。最後に、得られたハード マスク パターンを使用してポリシリコンをエッチングし、設計されたダム ゲート構造を作成します。